1. Jurnal[Kembali]
2. Alat dan Bahan[Kembali]
- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
Jumper
3. Rangkaian Simulasi[Kembali]
3.4.1 Percobaan 1 Asynchronous Binary Counter 4 bit dengan 4 J-K flip- flop.
4. Prinsip Kerja Rangkaian[Kembali]
Pada percobaan 1 digunakan Asynchronous Binary Counter 4 bit dengan 4 buah J-K flip flop. Jika input T- flip flop (input J dan K yang disatukan) pada JK flip flop dihubung ke power, maka output IC akan mengalami kondisi toogle. Tetapi, jika JK flip flop input clock yang dihubungkan clock maka output toogle pada masing-masing IC akan berubah sesuai dengan keadaan aktifnya, yaitu aktif saat fall time.
Pada rangkaian ini, clock hanya dihubungkan pada flip flop pertama, sehingga saat flip flop dihubungkan ke power dimana dia bersifat rise time, maka untuk output yang dihasilkan adalah mulai dari 0. Ini juga berlaku pada JK flip flop selanutnya, dimana untuk output yang dihasilkan dimulai dari 0. Dengan demikian, dapat disimpulkan bahwa pada awalnya untuk output percobaan dimulai dari nol.
Jika clock dalam kondisi fall time, maka output flip flop pertama akan berubah outputnya menjadi 1, sedangkan pada flip flop kedua tidak terpengaruh apapun karena input clock kedua diperoleh dari output flip flop pertama. Akibatnya, clock flip flop kedua dalam kondisi rise time sehingga outputnya adalah 0. Begitupun seterusnya pada ke tiga dan ke empat sehingga diperoleh outputnya secara bergiliran dan bergantian mengalami kenaikan atau penurunan pada outputnya.
6. Analisa[Kembali]
1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya di hubungkan ke ground ketika SR aktif low?
Jawab :
Ketika input SR dihubungkan ke ground maka input SR berlogika 0 dan kaki SR akan aktif karena SR aktif low atau aktif saat berlogika 0. kaki SR berlogika 0 akan menghasilkan output berlogika 1 sehingga tetap berada pada kondisi toggle karena S berlogika 0 maka Q akan berlogika 1 sehingga semua output dari rangkaian counter berlogika 1 dan tidak terjadi perhitungan pada counter.
2. Apa yang terjadi jika Q' masing-masing flip flop dihubungkan ke input clock flip-flop sebelumnya ?
jawab :
Percobaan 1 ini merupakan asynchronous counter, dimana sinyal clock dihubungkan pada flip flop pertama dan untuk clock flip-flop selanjutnya di pengaruhi oleh output flip-flop sebelumnya. Jika output Q' masing-masing flip-flop dihubungkan ke input clock flip-flop selanjutnya maka akan terjadi perhitungan mundur yang disebut counter down.
7. Download File[Kembali]
Download Video Percobaan [disini]
Download Datasheet IC 74LS112 [disini] Download Datasheet IC 7493 [disini]
Tidak ada komentar:
Posting Komentar