Ardizal: Laporan AKHIR 1 Modul 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

Panel DL 2203C
Panel DL 2203D
Panel DL 2203S
Jumper

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali

Percobaan 1 Gerbang Logika Dasar

Pada percobaan pertama, kita menggunakan modul D'Lorenzo bagian DL2203D dan DL2203C untuk mengamati prinsip dasar berbagai jenis gerbang logika (NOT, AND, OR, XOR, NAND, NOR, dan XNOR).

Set switch B0 dan B1 sesuai dengan jurnal sebagai input

Input-input ini kemudian dihubungkan ke masing-masing gerbang logika menggunakan jumper.

Output masing-masing gerbang logika akan tampil pada output H

Percobaan selanjutnya dengan mengganti switch B1 dengan input clock

Setiap gerbang logika memiliki operasi yang berbeda-beda:

Pada gerbang NOT akan menghasilkan output yang berkebalikan dari logika input, karena gerbang NOT berfungsi sebagai pembalik.

Tabel kebenaran

Gerbang logika AND menggunakan operasi perkalian. Pada gerbang AND akan menghasilkan output bernilai 1 jika semua inputnya berlogika 1 dan menghasilkan output bernilai 0 jika salah satu atau lebih inputnya berlogika 0.

Tabel kebenaran

Gerbang logika OR menggunakan operasi penjumlahan. Pada gerbang OR menghasilkan output bernilai 1 jika salah satu atau semua input berlogika 1. Dan output bernilai 0 jika semua inputnya berlogika 0.

Tabel kebenaran

Gerbang XOR akan menghasilkan Output bernilai 1 jika hasil penjumlahan inputnya bernilai ganjil dan jika hasil penjumlahan inputnya bernilai genap maka outputnya bernilai 0.

Tabel kebenaran

NAND

Gerbang NAND merupakan kebalikan dari tabel kebenaran Gerbang AND.

tabel kebenaran

Pada gerbang NOR, prinsip kerjanya berkebalikan dari gerbang OR. Atau, kita dapat menggunakan prinsip pertambahan kemudian di NOT kan

tabel kebenaran

XNOR

Gerbang XNOR merupakan kebalikan dari gerbang XOR. Pada gerbang XNOR akan menghasilkan output bernilai 1 jika hasil penjumlahan input bernilai genap dan jika hasil penjumlahan inputnya bernilai ganjil maka outputnya bernilai 0

tabel kebenaran

Menghasilkan output H dengan memvariasikan nilai B1 dan B0 :

1. Ketika input B0 = 0 dan B1 = 0
Maka output pada gerbang NOT berlogika 1, gebang AND berlogika 0, gerbang OR berlogika 0, gerbang XOR berlogika 0, gebang NAND berlogika 1, gerbang NOR berlogika 1, dan gerbang XNOR berlogika 1

2. Ketika input B0 = 1 dan B1 = 0
Maka output pada gerbang NOT berlogika 1, gebang AND berlogika 0, gerbang OR berlogika 1, gerbang XOR berlogika 1, gebang NAND berlogika 1, gerbang NOR berlogika 0, dan gerbang XNOR berlogika 0

3. Ketika input B0 = 0 dan B1 = 1
Maka output pada gerbang NOT berlogika 0, gebang AND berlogika 0, gerbang OR berlogika 1, gerbang XOR berlogika 1, gebang NAND berlogika 1, gerbang NOR berlogika 0, dan gerbang XNOR berlogika 0

4. Ketika input B0 = 1 dan B1 = 1
Maka output pada gerbang NOT berlogika 0, gebang AND berlogika 1, gerbang OR berlogika 1, gerbang XOR berlogika 0, gebang NAND berlogika 0, gerbang NOR berlogika 0, dan gerbang XNOR berlogika 1

Mengetahui bentuk gelombang sinyal output berdasarkan input dan sinyal clock :

Selanjutnya, dilakukan percobaan dengan menggunakan modul D'Lorenzo, kita mengatur input logika B0 dan sinyal clock sesuai instruksi percobaan. Kedua sinyal ini kemudian dihubungkan ke berbagai gerbang logika (NOT, AND, OR, XOR, NAND, NOR, dan XNOR) pada bagian menggunakan kabel jumper. Masing-masing gerbang logika menghasilkan bentuk gelombang yang berbeda-beda tergantung pada kombinasi nilai B0 dan clock.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

Ardizal

Laporan AKHIR 1 Modul 1

Tidak ada komentar:

Posting Komentar

Laporkan Penyalahgunaan